SEEQC芯片预解码器结合NVIDIA Ising仿真称解码延迟与逻辑错误率约降50%
热点事件历史事件
SEEQC芯片预解码器结合NVIDIA Ising仿真称解码延迟与逻辑错误率约降50%
2 篇报道2 个报道来源12 天前更新
先了解这件事
AI 综述
SEEQC公布仿真结果称，将其芯片级预解码器与NVIDIA Ising AI解码模型集成后，在模拟容错量子处理器栈上验证显示，相比单独使用Ising解码，量子纠错的解码延迟和逻辑错误率均降低约50%。 该架构通过SEEQC Digital Link和NVIDIA NVQLink互连，实现量子处理器与GPU加速计算环境之间的低延迟通信。SEEQC表示，下一步计划将已验证的组件集成到连接HPC基础设施的量子处理器中。 需要说明的是，上述约50%的性能改善来自SEEQC公布的仿真结果，尚未在真实量子处理器上验证。
AI 生成摘要 · 以原文为准
AI 根据报道生成 · 12 天前更新
最新进展10月23日 08:15
SEEQC 与 NVIDIA 展示芯片级预解码架构使 QEC 解码延迟与逻辑错误率降低约 50%报道时间线
沿着报道，了解事件的不同侧面。
10月23日
- Quantum Computing ReportSEEQC 与 NVIDIA 展示芯片级预解码架构使 QEC 解码延迟与逻辑错误率降低约 50%
SEEQC 宣布将其芯片级预解码技术与 NVIDIA Ising AI 解码模型通过 SEEQC Digital Link 和 NVQLink 互连集成，在模拟容错量子处理器栈上完成验证。相比 NVIDIA Ising 作为独立经典预解码器，组合式多级架构实现解码延迟降低约 50%、逻辑错误率改善约 50%。
10月22日
- The Quantum InsiderSEEQC 将芯片级预解码器与 NVIDIA Ising 结合，量子纠错解码延迟和逻辑错误率约降 50%
SEEQC 宣布模拟结果显示，其芯片级预解码器与 NVIDIA Ising AI 模型组成的多级解码架构，相比单独使用 Ising 解码，解码延迟与逻辑错误率均降低约 50%。该架构通过 SEEQC Digital Link 和 NVIDIA NVQLink 实现量子处理器与 GPU 加速计算环境间的低延迟通信，下一步计划将已验证组件集成到连接 HPC 基础设施的量子处理器中。